گزارش طراحی و شبیه‌سازی پروژه الکترونیک ۲ (فاز اول)

نام و نام خانوادگی: شیدا فاطمی‌زاده شماره دانشجویی: ۴۰۳۱۰۲۳۱۱

۱ مشخصات مورد نیاز پروژه

الزامات طراحی

در این پروژه باید یک تقویت‌کننده طراحی شود که مشخصات زیر را برآورده کند:

پارامتر	مقدار
ولتاژ ورودی (V_{in})	$۱mV$
مقاومت بار (R_{Load})	۵۰۰Ω
ولتاژهای تغذیه (V_{CC}, V_{EE})	$+۱۰V, -۱۰V$
بهره تفاضلی (A_{vd})	$> ۵۴dB$
نسبت پس‌زنی حالت مشترک ($CMRR$)	$> ۸۰dB$
تغییرات دامنه‌ی خروجی پیک تا پیک	$۶V$
مقاومت ورودی (R_{in})	$> ۵۰k\Omega$
مقاومت خروجی (R_{out})	$< ۵k\Omega$
توان مصرفی حالت سکون (بدون بار)	$< ۶۰mW$

جدول نهایی بررسی مشخصات

در انتهای طراحی، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار موردنیاز	مقدار طراحی‌شده
A_{vd}	$> ۵۴dB$	$۸۸/۶dB$
$CMRR$	$> ۸۰dB$	$۹۵/۶dB$
Swing	$۶V_{pp}$	$۷/۴V_{pp}$
R_{in}	$> ۵۰k\Omega$	$\to \infty$
R_{out}	$< ۵k\Omega$	$۴۳/۱\Omega$
P_Q	$< ۶۰mW$	$۲۴mW$
Cost	≤ ۲۰۰	۵۰

۲ معرفی ساختار مدار و طراحی اولیه

خواسته مسئله (بخش ۱)

ساختار کلی تقویت‌کننده طراحی‌شده را معرفی کنید. مشخص کنید مدار شما شامل چه بخش‌هایی است:

- طبقه ورودی
- طبقه یا طبقات میانی
- بافر یا خروجی مورد استفاده در فاز اول
- شبکه بایاس و آینه‌های جریان


همچنین توضیح دهید چرا این ساختار را انتخاب کرده‌اید.

معرفی ساختار انتخابی

- طبقه ورودی : یک تقویت‌کننده تفاضلی متشکل از ترانزیستورهای ورودی NMOS ($M_۱$ و $M_۲$) با بار فعال آینه جریان PMOS ($M_۳$ و $M_۴$). این طبقه برای تبدیل سیگنال تفاضلی به خروجی تک‌سر، تولید بهره اولیه و ایجاد یک CMRR بالا انتخاب شده است.
- طبقه میانی : طبقه تقویت‌کننده سورس‌مشترک با ترانزیستور اصلی PMOS ($M_۶$) و بارِ منبع جریان NMOS ($M_۷$). وظیفه اصلی این طبقه تأمین بخش عمده‌ی بهره ولتاژ و فراهم‌سازی فضای سوییِنگ بالا است.
- طبقه خروجی (بافر): تقویت‌کننده درین‌مشترک با ترانزیستور NMOS ($M_۸$ و $M_۹$). این طبقه برای کاهش مقاومت خروجی و توانایی بارگذاری بار (۵۰۰ Ω) استفاده شده است.
- شبکه بایاس و آینه‌های جریان: شامل مقاومت $R_۱$ و ترانزیستور اتصال دیودی M_{ref} است که جریان مرجع را می‌سازد. منابع جریان $M_۵$، $M_۷$ و $M_۹$ با نسبت ۱:۱ این جریان را برای بایاس طبقات کپی می‌کنند.

دلیل انتخاب این ساختار: انتخاب این ساختار، یک راه‌حل به نسبت ساده برای حل دو مشکل متضاد در این پروژه بود: نیاز به «بهره ولتاژ بالا» در کنار «بارگذاری یک بار ۵۰۰ اهمی».
طبقه اول به تنهایی بهره کافی تولید نمی‌کرد، لذا طبقه دوم اضافه شد تا بهره ولتاژ به شدت افزایش یابد. اما مشکل اساسی این بود که گره خروجی طبقه دوم دارای مقاومت بالایی است؛ در نتیجه اگر مقاومت کوچک ۵۰۰ اهمی را مستقیماً به این گره وصل می‌کردم، اثر بارگذاری باعث می‌شد تمام بهره مدار از بین برود و خروجی دچار افت شدید شود.
برای رفع این مشکل، منطقی‌ترین کار افزودن طبقه سوم به عنوان بافر بود.

شماتیک کامل مدار



۳ تحلیل DC و طراحی بایاس

خواسته مسئله (بخش ۲)

برای مدار خود تحلیل DC انجام دهید. نقطه کار طبقات مختلف، ولتاژ گره‌ها و جریان شاخه‌های اصلی را بدست آورید و با تحلیل تئوری مقایسه کنید.

محاسبات تئوری بایاس

۱. محاسبه جریان مرجع و بایاسینگ

با توجه به اینکه ترانزیستور M_{ref} دیود–متصل است، ولتاژ گیت–سورس آن را $V_{GS,ref}$ می‌نامیم. مقاومت $R_۱ = ۹۱\text{k}\Omega$ مقدار این جریان را تعیین می‌کند. با صرف‌نظر اولیه از λ داریم:

$$I_{ref} = \frac{V_{CC} - V_{bias}}{R_۱} = \frac{۱۰ - (V_{EE} + V_{GS,ref})}{۹۱\text{k}} \tag{۱}$$

$$I_{ref} = \frac{۱}{۲}(۲۵m)(V_{GS,ref} - V_{th,n})^۲ = \frac{۱}{۲}(۲۵\text{m})(V_{GS,ref} - ۰/۶)^۲ \tag{۲}$$

با مساوی قرار دادن دو معادله و حل معادله درجه دوم:

$$\frac{۲۰ - V_{GS,ref}}{۹۱\text{k}} = ۱۲/۵ \times ۱۰^{-۳}(V_{GS,ref} - ۰/۶)^۲ \implies V_{GS,ref} \approx ۰/۷۳\,\text{V} \tag{۳}$$

بنابراین ولتاژ گره بایاس و جریان رفرنس برابرند با:

$$V_{bias} = V_{EE} + V_{GS,ref} = -۱۰ + ۰/۷۳ = -۹/۲۷\,\text{V} \tag{۴}$$

$$I_{ref} = \frac{۲۰ - ۰/۷۳}{۹۱\text{k}} \approx ۲۱۱/۷\,\mu\text{A} \tag{۵}$$

۲. تحلیل طبقه اول (زوج تفاضلی)

جریان Tail توسط $M_۵$ تامین می‌شود. با در نظر گرفتن اثر طول کانال (λ) روی $M_۵$ که ولتاژ درین بالایی دارد:

(۶)
$$V_{GS_{tail}} = V_{GS_۵} \Rightarrow I_{tail} = I_{D۵} = I_{ref}\frac{۱+\lambda_n V_{DS۵}}{۱+\lambda_n V_{DS,ref}} \approx ۲۱۱/۷\mu \times \frac{۱+۰/۰۵(۹/۳)}{۱+۰/۰۵(۰/۷۳)} \approx ۲۹۹\,\mu\text{A}$$

جریان هر یک از ترانزیستورهای $M_۱$ و $M_۲$ نصف این مقدار است:

$$I_{D۱} = I_{D۲} = \frac{I_{tail}}{۲} \approx ۱۴۹/۵\,\mu\text{A} \quad (۷)$$

ولتاژ گیت $M_۱$ است، لذا با محاسبه $V_{GS۱}$:

(۸)
$$۱۴۹/۵\mu = ۱۲/۵\text{m}(V_{GS۱}-۰/۶)^۲ \implies V_{GS۱} \approx ۰/۷۱\,\text{V} \implies V_{tail} = ۰-۰/۷۱ = -۰/۷۱\,\text{V}$$

برای بار فعال ($M_۳$ و $M_۴$):

$$I_{D۳} = ۱۴۹/۵\mu = \frac{۱}{۲}(۴\text{m})(|V_{GS۳}|-۰/۶)^۲ \implies |V_{GS۳}| \approx ۰/۸۷\,\text{V} \quad (۹)$$

$$V_{net_d۱} = V_{net_d۲} = V_{CC} - |V_{GS۳}| = ۱۰ - ۰/۸۷ = ۹/۱۳\,\text{V} \quad (۱۰)$$

۳. تحلیل طبقه دوم (سورس مشترک)

ترانزیستور $M_۶$ با ابعاد $W/L = ۱۰۰$ و ورودی دی‌سی $V_{net_d۲} = ۹/۱۳\text{V}$:

$$|V_{GS۶}| = ۱۰ - ۹/۱۳ = ۰/۸۷\,\text{V} \quad (۱۱)$$

در این گره (که به گیت ترانزیستور $M_۸$ متصل است)، جریان تزریقی از سوی ترانزیستور $M_۶$ باید دقیقاً با جریان کشیده شده توسط ترانزیستور $M_۷$ برابر باشد:

$$I_{D۶} = I_{D۷}$$

با در نظر گرفتن $\lambda = ۰/۰۵$ برای هر دو ترانزیستور در ناحیه اشباع، معادلات جریان به شکل زیر نوشته می‌شوند:

$$I_{D۷} = I_{D۷,\text{ideal}}\Big[۱+\lambda(V_{out_stage۲}-V_{EE})\Big]$$
$$I_{D۶} = I_{D۶,\text{ideal}}\Big[۱+\lambda(V_{CC}-V_{out_stage۲})\Big]$$

با جای‌گذاری مقادیر تغذیه ($V_{EE}=-۱۰\,\text{V}$، $V_{CC}=+۱۰\,\text{V}$) و جریان‌های ایده‌آل ــ جریان ها بدون در نظر گرفتن اثر لمبدا ــ ($I_{D۷,\text{ideal}} \approx ۲۱۲\,\mu\text{A}$ و $I_{D۶,\text{ideal}} \approx ۲۹۱\,\mu\text{A}$) خواهیم داشت:

$$۲۱۲ \times \Big[۱+۰/۰۵(V_{out_stage۲}-(-۱۰))\Big] = ۲۹۱ \times \Big[۱+۰/۰۵(۱۰-V_{out_stage۲})\Big]$$

بنابراین:

$$۲۱۲ \times \left[۱/۵ + ۰/۰۵V_{out_stage۲}\right] = ۲۹۱ \times \left[۱/۵ - ۰/۰۵V_{out_stage۲}\right]$$
$$۳۱۸ + ۱۰/۶ \cdot V_{out_stage۲} = ۴۳۶/۵ - ۱۴/۵ \cdot V_{out_stage۲}$$
$$(۱۰/۶ + ۱۴/۵) \cdot V_{out_stage۲} = ۴۳۶/۵ - ۳۱۸$$
$$۲۵/۱ \cdot V_{out_stage۲} = ۱۱۸/۵$$
$$V_{out_stage۲} = \frac{۱۱۸/۵}{۲۵/۱} \approx ۴/۷۲\text{V}$$

با قرار دادن این ولتاژ ($V_{out_stage۲}$) در معادله جریان هرکدام از ترانزیستورها، جریان نهایی (I_{eq}) در این شاخه به دست می‌آید:

$$I_{eq} = ۲۱۲\,\mu\text{A} \times \left[۱ + ۰/۰۵(۴/۷۲ + ۱۰)\right]$$
$$I_{eq} = ۲۱۲\,\mu\text{A} \times ۱/۷۳۶ \approx ۳۶۸\,\mu\text{A}$$

$$I_{D۶} = I_{D۷} \approx ۳۵۸\,\mu\text{A} \quad , \quad V_{out_stage۲} \approx ۵/۰۴\,\text{V} \tag{۱۲}$$

۴. تحلیل طبقه سوم (خروجی)

در خروجی، $RLoad = ۵۰۰\,\Omega$ قرار دارد که جریان کشیده شده توسط آن به ولتاژ DC خروجی وابسته است. جریان منبع $M_۹$ با اثر λ حدود $۳۴۴\,\mu\text{A}$ است. ترانزیستور $M_۸$ باید مجموع جریان بار و $M_۹$ را تامین کند. با فرض $V_{out_int} \approx ۳/۷۵\text{V}$:

$$I_{RL} = \frac{۳/۷۵}{۵۰۰} = ۷/۵\,\text{mA} \implies I_{D۸} \approx ۷/۵\text{m} + ۰/۳۴\text{m} = ۷/۸۴\,\text{mA} \tag{۱۳}$$

$$۷/۸۴\text{m} = ۱۲/۵\text{m}(V_{GS۸} - ۰/۶)^۲ \implies V_{GS۸} \approx ۱/۳۹\,\text{V} \tag{۱۴}$$

$$V_{out_int} = V_{out_stage۲} - V_{GS۸} = ۵/۰۴ - ۱/۳۹ = ۳/۶۵\,\text{V} \tag{۱۵}$$

۵. بررسی ناحیه عملکرد

برای قرارگیری در ناحیه اشباع، شرط $V_{DS} \geq V_{GS} - V_{th} = V_{OV}$ باید برقرار باشد (برای ترانزیستورهای PMOS باید اندازه های ولتاژ لحاظ شود).

- M_{ref}: دیود‌ـ‌متصل است ($V_{DS} = V_{GS} \approx ۰/۷۳\text{V}$). پس همواره در اشباع است ($< ۰/۷۳$ $۰/۱۳$).
- $M_۵$: $V_{DS} \approx ۹/۳\text{V}$ و ولتاژ اوردرایو $V_{OV} = ۰/۱۳\text{V}$. در اشباع است.
- $M_{۱,۲}$: $V_{DS} \approx ۹/۸\text{V}$ مقداری بزرگتر از $V_{OV} \approx ۰/۱۱\text{V}$. در اشباع است.
- $M_{۳,۴}$: $|V_{SD}| = ۰/۸۷\text{V}$ (برای $M_۳$) که بزرگتر از $|V_{OV}| \approx ۰/۲۷\text{V}$ است. در اشباع است.
- $M_۶$: $|V_{SD}| \approx ۴/۹۵\text{V}$ بسیار بزرگتر از $|V_{OV}| \approx ۰/۲۷\text{V}$. در اشباع است.
- $M_۷$: $V_{DS} \approx ۱۵\text{V}$ بزرگتر از $V_{OV} \approx ۰/۱۳\text{V}$. در اشباع است.

- $M_۸$: $V_{DS} \approx$ ۶/۲۵V بزرگتر از ولتاژ اوردرایو نسبتاً بزرگ آن ($V_{OV} \approx$ ۰/۷۹V). ناحیه اشباع تضمین شده است.
- $M_۹$: $V_{DS} \approx$ ۱۳/۷V بزرگتر از $V_{OV} \approx$ ۰/۱۳V. در اشباع است.

بنابراین تایید می‌شود که تمام ترانزیستورهای مدار در ناحیه اشباع قرار دارند.

نتایج شبیه‌سازی Point Operating DC

جدول ۱ : Results Analysis Point Operating

Parameter	Value	Unit
V(vbias)	-۹.۲۷۲۱۴	V
V(inp)	۰	V
V(tail)	-۰.۶۸۹۶۳۱	V
V(net_d۲(	۹.۱۳۲۱۳	V
V(inm)	۰	V
V(vcc)	۱۰	V
V(vee)	-۱۰	V
V(net_d۱(	۹.۱۳۲۱۳	V
V(out_stage۲(	۵.۰۴۷۵۱	V
V(out_int)	۳.۷۵۵۴۶	V
I(VCC)	-۰.۰۰۸۷۲۵۱۵	A
Id(M۵(	۰.۰۰۰۲۹۹۴۷۱	A
Ig(M۵(	۰	A
Is(M۵(	-۰.۰۰۰۲۹۹۴۷۱	A
Ib(M۵(	-۹.۳۲۰۳۷e-۱۲	A
Id(M۷(	۰.۰۰۰۳۵۸۰۸۹	A
Ig(M۷(	۰	A
Is(M۷(	-۰.۰۰۰۳۵۸۰۸۹	A
Ib(M۷(	-۱.۵۰۵۷۵e-۱۱	A
I(RLoad)	۰.۰۰۷۵۱۰۹۲	A
I(VEE)	-۰.۰۰۱۲۱۴۲۳	A
Id(Mref)	۰.۰۰۰۲۱۱۷۸۲	A
Ig(Mref)	۰	A
Is(Mref)	-۰.۰۰۰۲۱۱۷۸۲	A
Ib(Mref)	-۷.۳۷۸۵۸e-۱۳	A
Id(M۳(	-۰.۰۰۰۱۴۹۷۳۶	A
Ig(M۳(	۰	A
Is(M۳(	۰.۰۰۰۱۴۹۷۳۶	A
Ib(M۳(	۸.۷۷۸۷e-۱۳	A
Id(M۹(	۰.۰۰۰۳۴۴۸۸۸	A
Ig(M۹(	۰	A
Is(M۹(	-۰.۰۰۰۳۴۴۸۸۸	A
Ib(M۹(	-۱.۳۷۶۵۵e-۱۱	A
I(Vinm)	۰	A

I(Vinp)	۰	A
Id(M۱(	۰.۰۰۰۱۴۹۷۳۶	A
Ig(M۱(	۰	A
Is(M۱(	-۰.۰۰۰۱۴۹۷۳۶	A
Ib(M۱(	-۹.۸۳۱۷۶e-۱۲	A
Id(M۴(	-۰.۰۰۰۱۴۹۷۳۶	A
Ig(M۴(	۰	A
Is(M۴(	۰.۰۰۰۱۴۹۷۳۶	A
Ib(M۴(	۸.۷۷۸۷e-۱۳	A
Id(M۶(	-۰.۰۰۰۳۵۸۰۸۹	A
Ig(M۶(	۰	A
Is(M۶(	۰.۰۰۰۳۵۸۰۸۹	A
Ib(M۶(	۴.۹۶۲۴۹e-۱۲	A
I(R۱(	۰.۰۰۰۲۱۱۷۸۲	A
Id(M۸(	۰.۰۰۷۸۵۵۸۱	A
Ig(M۸(	۰	A
Is(M۸(	-۰.۰۰۷۸۵۵۸۱	A
Ib(M۸(	-۶.۲۵۴۵۴e-۱۲	A
Id(M۲(	۰.۰۰۰۱۴۹۷۳۶	A
Ig(M۲(	۰	A
Is(M۲(	-۰.۰۰۰۱۴۹۷۳۶	A
Ib(M۲(	-۹.۸۳۱۷۶e-۱۲	A

۴ تحلیل بهره تفاضلی

خواسته مسئله (بخش ۳)

بهره تفاضلی مدار را بدست آورید. برای این منظور ورودی تفاضلی مناسب اعمال کرده و مقدار A_{vd} را محاسبه کنید. نتیجه باید با شرط $A_{vd} > ۵۴dB$ مقایسه شود.

محاسبات تئوری بهره تفاضلی

بهره ولتاژ کُل مدار متشکل از سه طبقه، از حاصل ضرب بهره‌های هر طبقه (با لحاظ بارگذاری طبقاتی بعدی) به دست می‌آید:

$$A_v = A_{v۱} \times A_{v۲} \times A_{v۳}$$

برای محاسبه بهره‌ها، ابتدا پارامترهای سیگنال کوچک (g_m و r_o) را برای ترانزیستورهای کلیدی محاسبه می‌کنیم. با فرض $\lambda = ۰/۰۵\text{V}^{-۱}$ و پارامترهای $(W/L)_{۱,۲,۶,۸} = ۱۰۰$:

۱. بهره طبقه اول

بهره ولتاژ این طبقه (تفاضلی تک سر) به این صورت است:

$$A_{v۱} = g_{m۱}(r_{o۲} \parallel r_{o۴})$$

$$g_{m۱} = \sqrt{۲\mu_n C_{ox}(W/L)_۱ I_{D۱}} = \sqrt{۲ \times ۲۵۰\mu\text{A/V}^۲ \times ۱۰۰ \times ۱۵۰\mu\text{A}} \approx ۲/۷۴\text{mA/V}$$

$$r_{o۲} = r_{o۴} = \frac{۱}{\lambda I_{D۲}} = \frac{۱}{۰/۰۵ \times ۱۵۰\mu\text{A}} \approx ۱۳۳/۳\text{k}\,\Omega$$

بنابراین بهره طبقه اول:

$$A_{v۱} = ۲/۷۴\text{mA/V} \times \left(\frac{۱۳۳/۳\text{k}\,\Omega}{۲}\right) \approx ۱۸۲/۶$$

۲. بهره طبقه دوم

این طبقه یک تقویت‌کننده سورس مشترک با بار منبع جریان ($M_۷$) است.

$$A_{v۲} = -g_{m۶}(r_{o۶} \parallel r_{o۷})$$

با جریان $I_{D۶,۷} \approx ۳۵۸\mu\text{A}$ محاسبه می‌کنیم:

$$g_{m۶} = \sqrt{۲\mu_p C_{ox}(W/L)_۶ I_{D۶}} = \sqrt{۲ \times ۸۰\mu\text{A/V}^۲ \times ۱۰۰ \times ۳۵۸\mu\text{A}} \approx ۲/۳۹\text{mA/V}$$

$$r_{o۶} = r_{o۷} = \frac{۱}{\lambda I_{D۶}} = \frac{۱}{۰/۰۵ \times ۳۵۸\mu\text{A}} \approx ۵۵/۸\text{k}\,\Omega$$

بهره طبقه دوم:

$$A_{v۲} = -۲/۳۹\text{mA/V} \times \left(\frac{۵۵/۸\text{k}\,\Omega}{۲}\right) \approx -۶۶/۷$$

۳. بهره طبقه سوم

برای درایور خروجی ($M_۸$) که جریان بایاس بالاتری دارد ($I_{D۸} \approx ۷/۸۴\text{mA}$):

$$g_{m۸} = \sqrt{۲ \times ۲۵۰\mu\text{A/V}^۲ \times ۱۰۰ \times ۷/۸۴\text{mA}} \approx ۱۹/۸\text{mA/V}$$
$$r_{o۸} = r_{o۹} = \frac{۱}{۰/۰۵ \times ۷/۸۴\text{mA}} \approx ۲/۵۵\text{k}\,\Omega$$

مقاومت معادل در گره خروجی ترکیب مقاومت بار و خروجی ترانزیستورهاست:

$$R_{eq} = r_{o۸} \parallel r_{o۹} \parallel R_{Load} = ۲/۵۵\text{k}\,\Omega \parallel ۲/۵۵\text{k}\,\Omega \parallel ۵۰۰\,\Omega \approx ۳۵۹\,\Omega$$

بهره ولتاژ طبقه سوم:

$$A_{v۳} = \frac{g_{m۸}R_{eq}}{۱ + g_{m۸}R_{eq}} = \frac{۱۹/۸\text{m} \times ۳۵۹}{۱ + ۱۹/۸\text{m} \times ۳۵۹} = \frac{۷/۱}{۱ + ۷/۱} \approx ۰/۸۷۶$$

نتیجه‌گیری: بهره کُل تقویت‌کننده

با ضرب دستاوردهای سه طبقه، بهره کُل حاصل می‌شود:


$$A_v = ۱۸۲/۶ \times (-۶۶/۷) \times ۰/۸۷۶$$
$$A_v \approx -۱۰۶۶۹$$


اگر بخواهیم این بهره را بر حسب دسی‌بل (dB) بیان کنیم:

$$A_v(\text{dB}) = ۲۰ \log_{۱۰}(|A_v|) = ۲۰ \log_{۱۰}(۱۰۶۶۹) \approx ۸۰/۵۶\text{dB}$$

شبیه‌سازی بهره تفاضلی

برای اعمال ورودی تفاضلی، دو منبع AC با دامنه‌ی برابر ($۰/۵mV$) و فاز مخالف (۱۸۰ درجه) به inp و inm اعمال می‌شود و با تحلیل ac. مقدار $V_{out_{int}}/V_{id}$ (که $V_{id} = V_{inp} - V_{inm}$) خوانده می‌شود.





نتیجه نهایی:

- بهره تفاضلی خطی: ۲۷/۰ × ۱۰^{۳}
- بهره تفاضلی بر حسب دسی‌بل: ۸۸/۶۲dB

۵ تحلیل بهره حالت مشترک و CMRR

خواسته مسئله (بخش ۴)

بهره حالت مشترک مدار را بدست آورید و سپس نسبت پس‌زنی حالت مشترک را از رابطه

$$CMRR = \frac{A_{vd}}{A_{vc}}$$

محاسبه کنید. نتیجه باید با شرط $CMRR > ۸۰dB$ مقایسه شود.

محاسبات تئوری CMRR

در یک تقویت‌کننده تفاضلی با بار فعال، بهره حالت مشترک برای خروجی تک‌سر عمدتاً توسط مقاومت خروجی منبع جریان دُم ($r_{o۵}$) و g_m بار فعال با اتصال دیودی ($g_{m۳}$) تعیین می‌شود. رابطه تقریبی بهره حالت مشترک ($A_{cm۱}$) در طبقه اول به شکل زیر است:

$$A_{cm۱} \approx -\frac{۱}{۲g_{m۳}r_{o۵}}$$

۱. محاسبه مقاومت خروجی منبع جریان دُم ($r_{o۵}$)

منبع جریان $M_۵$ دارای جریان $I_{tail} \approx ۲۹۹\ \mu A$ است. مقاومت خروجی آن به این صورت محاسبه می‌گردد ($\lambda = ۰/۰۵ V^{-۱}$):

$$r_{o۵} = \frac{۱}{\lambda I_{tail}} = \frac{۱}{۰/۰۵ \times ۲۹۹\ \mu A} \approx ۶۶/۸۹ k\ \Omega$$

۲. محاسبه g_m بار فعال ($g_{m۳}$)

ترانزیستور $M_۳$ بخشی از آینه جریان بار است که نیمی از جریان دُم را از خود عبور می‌دهد ($I_{D۳} \approx ۱۵۰\ \mu A$):

$$g_{m۳} = \sqrt{۲\mu_p C_{ox}(W/L)_۳ I_{D۳}} = \sqrt{۲ \times ۸۰\ \mu A/V^۲ \times ۱۰۰ \times ۱۵۰\ \mu A} \approx ۱/۵۵ mA/V$$

۳. محاسبه بهره حالت مشترک طبقه اول ($A_{cm۱}$)

با جای‌گذاری مقادیر به دست آمده:

$$A_{cm۱} \approx -\frac{۱}{۲ \times ۱/۵۵ mA/V \times ۶۶/۸۹ k\ \Omega} = -\frac{۱}{۲۰۷/۳} \approx -۰/۰۰۴۸$$

این عدد بسیار کوچک نشان‌دهنده عملکرد بسیار عالی بار فعال در تضعیف سیگنال‌های حالت مشترک است.

۴. محاسبه CMRR

مقدار CMRR از نسبت اندازه بهره تفاضلی طبقه اول ($A_{v۱}$) به اندازه بهره حالت مشترک آن ($A_{cm۱}$) به دست می‌آید. طبق محاسبات بخش قبل، بهره تفاضلی طبقه اول $A_{v۱} \approx ۱۸۲/۶ V/V$ بود:

$$\text{CMRR}_{\text{linear}} = \frac{|A_{v1}|}{|A_{cm1}|} \approx \frac{۱۸۲/۶}{۰/۰۰۴۸} \approx ۳۸۰۴۱$$


برای بیان این مقدار بر حسب دسی‌بل:


$$\text{CMRR}_{\text{dB}} = ۲۰ \log_{۱۰}(\text{CMRR}_{\text{linear}}) = ۲۰ \log_{۱۰}(۳۸۰۴۱) \approx ۹۱/۶\text{dB}$$

پس از تقویت سیگنال در طبقات دوم و سوم، از آنجا که این طبقات رفتاری خطی دارند، نسبت سیگنال تفاضلی به سیگنال حالت مشترک در خروجی نهایی عمدتاً تابع همان CMRR طبقهٔ اول باقی می‌ماند. این مقدار فراتر از ۹۰ دسی‌بل است که نشان‌دهندهٔ یک طراحی استاندارد و کاملاً مطلوب به‌شمار می‌رود.

نتایج شبیه‌سازی حالت مشترک

به هر دو ورودی (inp و inm)، ولتاژ یک میلی ولت AC با فاز صفر (هم فاز) داده می شود. با تحلیل ac.، مقدار $V_{out_{int}}/V_{inp}$ خوانده می شود.
توجه داشته باشیم که چون دو ورودی مدار یکسان هستند، ولتاژ حالت مشترک دو ورودی برابر هر کدام از دو ورودی است.





نتایج نهایی:

- بهره حالت مشترک A_{vc}: ۴۴۷/۱ × ۱۰$^{-۳}$
- $CMRR$ خطی: ۶ × ۱۰^{۴}
- $CMRR$ بر حسب دسی‌بل: ۹۵/۶dB

۶ تحلیل مقاومت ورودی

خواسته مسئله (بخش ۵)

مقاومت ورودی مدار را بدست آورید و با شرط $R_{in} > ۵۰k\Omega$ مقایسه کنید. روش اندازه‌گیری در شبیه‌سازی را به‌طور کامل توضیح دهید.


محاسبات تئوری مقاومت ورودی

با توجه به اینکه ورودی تقویت‌کننده، گیت یک ترانزیستور MOSFET است، مقاومت ورودی عملا بی نهایت است.

$$R_{in} \to \infty$$

نتایج شبیه‌سازی مقاومت ورودی

برای اندازه‌گیری R_{in} یک منبع جریان تست AC به ورودی اعمال و از نسبت ولتاژ ورودی به جریان ورودی محاسبه می‌شود.



جریانی که از منبع کشیده می‌شود، تقریبا برابر صفر است. بنابراین مقاومت ورودی مدار را می‌توان بی‌نهایت دانست.

مقدار نهایی:

- R_{in}: $\infty \rightarrow$ (بسیار بزرگ‌تر از $۵۰k\Omega$)
- با اضافه کردن مقاومتR_e در امیتر ترانزیستورهای طبقه ورودی مقاومت ورودی چه تغییری میکند و این موضوع روی بهره‌ی تفاضلی و بهره‌ی مشترک چه تاثیری می‌گذارد؟ در ابتدا باید ذکر کنیم که طبقه ورودی ما متشکل از ترانزیستورهای MOSFET است بنابراین مقاومت دیجنریشن را در سورس ترانزیستور در اصل اضافه می کنیم. این مقاومت بر مقاومت ورودی مدار تاثیری نمی گذارد چون آرایش طبقه ورودی، سورس مشترک است. بهره تفاضلی را کاهش می دهد و تاثیر معناداری روی بهره حالت مشترک نمی گذارد زیرا مقاومت دیده شده در Tail بسیار بزرگ است.

۷ تحلیل مقاومت خروجی

خواسته مسئله (بخش ۶)

مقاومت خروجی مدار را بدست آورید و با شرط $R_{out} < ۵k\Omega$ مقایسه کنید. روش شبیه‌سازی و استخراج مقدار را توضیح دهید.

محاسبات تئوری مقاومت خروجی

مقاومت خروجی تقویت‌کننده (با صرف‌نظر از مقاومت بار R_{Load}) از دید گره خروجی برابر است با مقاومت دیده شده از سورس M8 که با مقاومت‌های خروجی ترانزیستورهای M8 و M9 موازی شده است:

$$R_{out} = \frac{۱}{g_{m۸}} \parallel r_{o۸} \parallel r_{o۹}$$

با جایگذاری مقادیر پارامترهای سیگنال‌کوچک محاسبه شده در نقطه کار:

$$g_{m۸} \approx ۱۹/۸\text{mA/V} \implies \frac{۱}{g_{m۸}} \approx ۵۰/۵\,\Omega$$


$$r_{o۸} \approx ۲/۵۵\text{k}\,\Omega \quad , \quad r_{o۹} \approx ۲/۵۵\text{k}\,\Omega$$

محاسبه به صورت زیر خواهد بود:

$$R_{out} = ۵۰/۵\,\Omega \parallel ۲۵۵۰\,\Omega \parallel ۲۵۵۰\,\Omega = ۵۰/۵ \parallel ۱۲۷۵ \approx ۴۸/۶\,\Omega$$

نتایج شبیه‌سازی مقاومت خروجی

برای اندازه‌گیری R_{out}، ورودی صفر شده و یک منبع تست AC در خروجی اعمال می‌شود؛ سپس $R_{out} = V_{test}/I_{test}$ به کمک تحلیل ac.محاسبه می‌گردد. به یک نکته جالب در اینجا برخوردم که شایان ذکر است؛ آن هم اینکه هنگام قرار دادن منبع AC در خروجی، باید سطح DC این منبع تست را معادل ولتاژ نقطه کار این گره قرار دهیم.



مقدار نهایی:

- R_{out} : $\approx$ ۴۳/۱Ω

۸ تحلیل حوزه زمان و نوسان خروجی

خواسته مسئله (بخش ۷)

با اعمال ورودی مناسب، بررسی کنید آیا مدار می‌تواند تغییرات $۶V_{pp}$ را روی بار ۵۰۰Ω بدون اعوجاج شدید یا کلیپینگ تأمین کند یا خیر.

پیش‌بینی تئوری نوسان خروجی

۱. محاسبه حد بالای ولتاژ خروجی

در زمان افزایش ولتاژ خروجی، ترانزیستور M8 باید جریان بسیار بالایی را به بار تزریق کند. افزایش ولتاژ گیت M8 تا جایی ادامه می‌یابد که ترانزیستور M6 از حالت اشباع خارج شده و وارد ناحیه ترایود شود. با داشتن $I_{D۶} = ۳۵۸\mu A$:

$$|V_{OV۶}| = \sqrt{\frac{I_{D۶}}{۰/۵k'_p(W/L)_۶}} \approx ۰/۳۰V \implies V_{G۸,max} = V_{CC} - |V_{OV۶}| = ۱۰V - ۰/۳۰V = ۹/۷V$$

در این لحظه، جریان خروجی تقریباً با جریان درین M8 برابر است. با قرار دادن ولتاژ گیت در معادله ماسفت:

$$\frac{V_{out}}{۵۰۰} = \frac{۱}{۲}\mu_n C_{ox}\left(\frac{W}{L}\right)_۸ (V_{G۸,max} - V_{out} - V_{th,n})^۲$$

$$\frac{V_{out}}{۵۰۰} = ۱۲/۵ \times ۱۰^{-۳}(۹/۷ - V_{out} - ۰/۶)^۲$$

با حل این معادله، ولتاژ بیشینه خروجی $V_{out,max} \approx ۷/۹۷V$ به دست می‌آید. بنابراین حداکثر دامنه نوسان در نیم پریود مثبت برابر است با:

$$V_{peak+} = V_{out,max} - V_Q = ۷/۹۷ - ۳/۷۵ = ۴/۲۲V$$

۲. محاسبه حد پایین ولتاژ خروجی

با کاهش ولتاژ سیگنال، ترانزیستور M8 جریان از دست داده و نهایتاً قطع می‌شود. در این حالت، جریان مقاومت بار باید تماماً توسط ترانزیستور منبع جریان M9 کشیده شود.بنابراین:

$$V_{out,min} = -I_{D۹,max} \times R_L = -(۲۱۱\mu A) \times ۵۰۰\,\Omega \approx -۰/۱۱V$$

حداکثر دامنه نوسان در نیم پریود منفی:

$$V_{peak-} = V_Q - V_{out,min} = ۳/۷۵V - (-۰/۱۱V) = ۳/۸۶V$$

۳. سوییگ **Peak-to-Peak**


$$V_p = \min(V_{peak+}, V_{peak-}) = \min(۴/۲۲V, ۳/۸۶V) = ۳/۸۶V$$

در نتیجه سوییگ ماکسیمم (پیک تا پیک) برابر است با:

$$\text{Swing Max}_{p-p} = ۲ \times ۳/۸۶V = ۷/۷۲V_{\,p-p}$$

نتایج شبیه‌سازی Transient

مدار ما سوییِنگ بالاتر از شش ولت را هم می تواند تامین کند، اما برای آنکه خروجی به شکل یک موج سینوسی بدون کلیپینگ و اعوجاج باشد، به کمک آزمون و خطا در شبیه سازی، ورودی را برابر $\frac{V_{id}}{۲} = ۶۰\mu V$ قرار دادیم.



نتیجه‌گیری:

- تغییرات خروجی پیک تا پیک: $> ۶V_{pp}$
- آیا در ولتاژ خروجی مناسب که شرط دامنه تغییرات خروجی را برآورده می‌کند، کلیپینگ یا اعوجاج شدید رخ می‌دهد؟
  خیر؛ در دامنه‌ی موردنیاز ($۶V_{pp}$) خروجی بدون کلیپینگ و اعوجاج محسوس است.

۹ تحلیل توان مصرفی

خواسته مسئله (بخش ۸)

توان مصرفی مدار در حالت سکون (بدون سیگنال ورودی و بدون بار) را محاسبه و شبیه‌سازی کنید و با شرط $P_Q < ۶۰mW$ مقایسه کنید.

محاسبات تئوری توان

برای محاسبه توان مصرفی استاتیک مدار، فرض می‌کنیم سیگنال ورودی صفر بوده و مقاومت بار از خروجی قطع شده است. در این صورت، هیچ جریان DC اضافی به خارج از مدار هدایت نمی‌شود. با صرف نظر از اثر لمبدا ($\lambda \approx ۰$)، جریان تمامی شاخه‌ها معادل جریان مرجع خواهد بود.
جریان شاخه مرجع با توجه به ولتاژهای تغذیه $V_{CC} = +۱۰\text{V}$ و $V_{EE} = -۱۰\text{V}$ و همچنین مقاومت $R_۱ = ۹۱\text{k}\Omega$ محاسبه می‌گردد. با فرض تقریبی $V_{GS,ref} \approx ۰/۷۵\text{V}$ داریم:

$$I_{ref} = \frac{V_{CC} - V_{EE} - V_{GS,ref}}{R_۱} = \frac{۱۰\text{V} - (-۱۰\text{V}) - ۰/۷۵\text{V}}{۹۱ \times ۱۰^۳\,\Omega} \approx ۲۱۱/۵\,\mu\text{A}$$

مدار از چهار مسیرِ اصلی، جریان کشیده و از V_{CC} به V_{EE} منتقل می‌کند:

۱. جریان شاخه بایاس (I_{ref})

۲. جریان منبع tail طبقه تفاضلی ($I_{D۵}$)

۳. جریان طبقه تقویت‌کننده میانی ($I_{D۷}$)

۴. جریان طبقه خروجی ($I_{D۹}$) که در غیاب بار با جریان درین $M_۸$ برابر است ($I_{D۸} = I_{D۹}$).

با توجه به اینکه ترانزیستورهای $M_۵$، $M_۷$ و $M_۹$ ابعاد یکسانی با ترانزیستور M_{ref} دارند، در غیاب اثر ارلی جریان‌ها با یکدیگر برابر است:

$$I_{total} = I_{ref} + I_{D۵} + I_{D۷} + I_{D۹} \approx ۴ \times I_{ref}$$

$$I_{total} = ۴ \times ۲۱۱/۵\,\mu\text{A} = ۸۴۶\,\mu\text{A}$$

در نهایت، توان مصرفی تئوریِ کلِ مدار در حالت سکون از رابطه زیر به دست می‌آید:

$$P_Q = I_{total} \times (V_{CC} - V_{EE}) = ۸۴۶\,\mu\text{A} \times ۲۰\text{V} \approx ۱۶/۹۲\text{mW}$$

بنابراین توان مصرفی تئوری در حالت ایده‌آل بدون بار در حدود ۱۷ میلی‌وات است که کاملا در محدوده مجاز قرار دارد.

نتایج شبیه‌سازی توان مصرفی

با صفر کردن دو ورودی، قطع مقاومت بار و گرفتن تحلیل op.، جریان منابع تغذیه را خوانده و بعد توان سکون را محاسبه می‌کنیم.

کمیت	مقدار
I_{CC}	$-۱/۲mA$
I_{EE}	$۱/۲mA$
P_Q	$۲۴mW$

نتیجه: توان سکون$۲۴mW$ است که در حد پایین محدوده مجاز قرار دارد.

۱۰ محاسبه هزینه مدار

خواسته مسئله (بخش ۹)

هزینه نهایی مدار خود را با توجه به تعداد قطعات محاسبه کنید و مشخص کنید آیا بودجه ۲۰۰ واحد رعایت شده است یا خیر.

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه واحد	هزینه کل
MOSFET	۱۰	۳	۳۰
BJT	۰	۵	۰
مقاومت	۲	۱۰	۲۰
خازن	۰	۴۰	۰
هزینه کل			۵۰

آیا بودجه رعایت شده است؟ بله.

۱۱ نتیجه‌گیری و جمع‌بندی

خواسته مسئله (بخش ۱۰)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی شما چه بود؟
- کدام مشخصه سخت‌تر به دست آمد؟
- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
- اگر هزینه‌ی بیشتری داشتید چه بهبودی در طراحی اعمال می‌کردید؟

نتیجه‌گیری نهایی

- مهم‌ترین چالش طراحی شما چه بود؟
در طول مسیر این پروژه، چالش اصلی من درک واقعی عملکرد طبقه خروجی و اثر بارگذاری مقاومت کوچک Ω ۵۰۰ بود. در ابتدا سعی در تنظیم بهره داشتم، اما وقتی بار متصل شد متوجه شدم که تنظیم بایاس ترانزیستورهای خروجی به طوری که هم ترانزیستورها در ناحیه اشباع بمانند و هم مدار بتواند بار را درایو کند، بسیار حساس است. همچنین پیدا کردن روش صحیح برای شبیه‌سازی مشخصه‌ها (مثل چالش قرار دادن درست منبع تست برای محاسبه مقاومت خروجی) از درس‌های مهم و چالش‌های وقت‌گیر اما آموزنده‌ی این مسیر بود.

- کدام مشخصه سخت‌تر به دست آمد؟
ایجاد تعادل بین «نوسان بزرگ در خروجی ($۶V_{p-p}$)» و «توان مصرفی پایین». در بخشی از کار متوجه شدم که استفاده از یک خازن کوپلاژ چقدر راحت توان مصرفی را کم می‌کند، اما بلافاصله با تحلیل سیگنال بزرگ دیدم که خازن باعث می‌شود مدار در نیم‌سیکل منفی فلج شود. تصمیم‌گیری برای حذف خازن و پذیرش جریان‌کشی DC برای رسیدن به سوییِنگ، سخت‌ترین بخش طراحی بود.

- اگر مدار شما همه مشخصات را برآورده نکرده، دلیل آن چیست؟
تمامی مشخصه های خواسته شده به خوبی برآورده شدند.

- اگر هزینه‌ی بیشتری داشتید چه بهبودی در طراحی اعمال می‌کردید؟
اگر پیچیدگی مدار در میان نبود، از بار فعال و آینه جریان کسکود استفاده می‌کردم تا بهره تفاضلی مدار و CMRR بهتر هم بشوند.